本文由半导体产业纵横（ID：ICVIEWS）抽象

堆叠更多的DRAM芯片，为GPU芯片带来更多助力。

据Trendforce 报说念，内存制造商三星、SK 海力士和好意思光但愿堆叠更多 DRAM 芯片。跟着第五代堆叠 DRAM 高带宽内存 (HBM5) 的推出，至少有 20 个内存层。

当今的 HBM3e 建树使用 8 个 24 千兆位芯片，总容量为 24 千兆字节。12 倍堆叠的 HBM3e 模块（称为 12-Hi）已发布，容量为 36 千兆字节。每个芯片具有斟酌容量的 20-Hi 变体的容量为 60 千兆字节，但后者可能会同期加多，以已毕更高的存储量。

高带宽内存的往常。Nvidia 解析也曾在筹谋 HBM5。

不外，该居品还需要几年时候技艺上市。Trendforce 推测 Nvidia 但愿不才一代居品中使用 HBM5。届时它将不再位于 GPU 掌握并通过硅中介层接续，而是平直安设在 GPU 上。

Blackwell（B100 和 B200）仍使用 HBM3e。Nvidia已晓示将在 2026 年推出具有八个 HBM4 堆栈的 Rubin；具有 12 个堆栈的矫正版块 Rubin Ultra 将于 2027 年问世。具有 HBM4e 的 Rubin 继任者将于 2028 年问世，而具有 HBM5 的继任者最早将于 2029 年问世。

羼杂键合取代焊球

在此之前，制造商必须不停坐蓐问题。到当今铁心，他们一直在 DRAM 层之间使用焊球，即所谓的微凸块。三星和好意思光依靠热压缩非导电膜 (TC-NCF) 来已毕踏实：他们将一层薄膜贴在单个芯片上，薄膜在高讲理高压下溶化，从而将各层粘合在全部。

SK Hynix 依靠所谓的大限制回流成型底部填充 (MR-MUF) 来改善散热。制造商对此的描述如下：“大限制回流是一种通过溶化堆叠芯片之间的凸块将芯片粘合在全部的技能。模塑底部填充用保护材料填充堆叠芯片之间的裂缝，以提高耐用性和散热性。MR-MUF 王人集使用回流和成型工艺，将半导体芯片接续到电路上，并用液态环氧模塑化合物 (EMC) 填充芯片和凸块裂缝之间的空间。”

但跟着容量和时钟频率的连接提高，组件产生的热量也随之加多。此外，制造商必须省俭空间技艺将 20 个内存层压入一个组件中。

据称，该不停有贪图是羼杂键合，AMD 此前已在其带有堆叠缓存的 Ryzen X3D 处理器中使用过该技能。然后，将总共 DRAM 层磨平，以便它们互相粘合在全部而莫得焊点（凸块）。为了已毕这少量，制造商必须调治其封装系统。三星大致也但愿将这项技能用于 SSD 的 NAND 闪存。

若是制造商挑升提前积存该技能劝诫，16 层堆叠的 HBM4 和 HBM4e 堆叠（16-Hi）也可能领受羼杂键合。干系词，这解析在技能上还不是必要的。

高堆叠内存的 GPU 在制形老本上势必会有显耀的提高。最初，研发新的散热技能、信号处理技能和封装工艺都需要插足大宗的资金。与此同期，该技能还存在诸多挑战。

在一个 GPU 上堆叠 20 个 DRAM 芯片，散热将成为流弊濒临的弘大挑战。大宗芯片在高速驱动时会产生可不雅的热量，若是不行有用地进行散热处理，将导致芯片性能下落以致损坏。英伟达将不得不插足大宗研发资源来斥地新的散热技能。举例，可能会探索更高效的散热材料，从传统的铜基散热片转向石墨烯等具有超高热导率的新式材料。同期，液冷技能也可能会取得进一步发展和优化，联想出愈加缜密且适配这种高芯片密度的液冷系统，确保每个 DRAM 芯片都能在符合的温度下使命。

在如斯高密度的芯片堆叠下，信号竣工性亦然一个亟待不停的问题。繁密芯片之间的信号传输旅途变得愈加复杂，电磁侵犯、信号蔓延等问题容易出现。英伟达需要在芯片联想和电路布局上进行篡改。比如，领受更先进的布线技能，加多信号屏蔽层来减少电磁侵犯。同期，在芯片之间可能会引入新的信号抵偿和校准机制，及时监测和治愈信号的传输景色，确保从一个 DRAM 芯片到 GPU 中枢的数据传输准确无误，保管通盘系统的高性能驱动。

此外，制造工艺将濒临更高的要求。要已毕 20 个 DRAM 芯片的踏实堆叠，对芯片的封装工艺建议了近乎尖酸的条目。当今的封装技能可能无法空闲这种高复杂度的要求，英伟达需要与芯片制造厂商紧密互助，共同研发新的封装工艺。在这个过程中，若何保证高良品率是枢纽。因为跟着制造复杂度的提高，不良品出现的概率也会加多。这可能需要在坐蓐历程中引入更精密的检测建树和时局，从芯片原材料的筛选到每一说念坐蓐工序都进行严格的质料把控，以确保最终居品能够达到预期的性能和可靠性轨范。

*声明：本文系原作家创作。著述本色系其个东说念主不雅点，本身转载仅为共享与商讨九游体育app(中国)官方网站，不代表本身讴歌或招供，如有异议，请干系后台。